活用PI模拟的技术支持

　　近年来，随着各类电子系统的高功能和高性能化，IC的消耗电流量越来越大。 另一方面，IC的高功能化推动了内部结构的精细化，因此IC的耐电压下降，电源电压值下降。 看近年来的趋势，需要减少电压波动，而另一方面，IC 消耗电流变化又在增加。 因此，需要进一步降低另一个因素——阻抗。

　　在本指南中，将介绍通过活用PI（电源完整性）模拟将2端子MLCC（积层陶瓷贴片电容）改为低ESL产品，以降低电源线路阻抗和减少去耦电容数量的技术支持。

不断提高的降低阻抗及削减去耦电容数量的要求

随着电源电压值的下降，降低电源线路的阻抗显得越来越重要。

为了抑制电压波动，需要降低阻抗。此处将介绍为了在基板尺寸以及贴装区域等受到严格限制的情况下实现所需要的阻抗特性，TDK所提出的通过替换为低ESL产品来减少去耦电容数量的方案。
 

低电压/大电流电源线的去耦电容
 

近年来，随着电子设备系统的高功能化和高速动作化，系统内部数字IC用电源线路的特性(PI:电源完整性)显得越来越重要。

提高PI的关键在于降低电源线路的阻抗，因此，在电源线路中使用了大量的MLCC作为去耦电容。

但是，随着安装小型化，对基板尺寸和贴装区域的限制越发严格，已很难为了得到期望的阻抗特性而大量贴装必要的MLCC。

图1：不同并联贴装数量的MLCC阻抗频率特性图